机读格式显示(MARC)

• 000 01784nam 2200301 450

• 001 0000191026

• 005 20230524145200.0

• 010 __ |a 978-7-111-72460-5 |d CNY119.00

• 100 __ |a 20230403d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y a 000yy

• 106 __ |a r

• 200 1_ |a 高性能超标量CPU |A Gao Xing Neng Chao Biao Liang CPU |e 微架构剖析与设计 |f 李东声等编著

• 210 __ |a 北京 |c 机械工业出版社 |d 2023.03

• 215 __ |a xii, 252页 |d 24cm

• 225 2_ |a “芯”科技前沿技术丛书 |A “xin ”ke ji qian yan ji shu cong shu

• 304 __ |a 题名页题: 李东声, 任子木, 孙小明, 李鹏编著

• 314 __ |a 李东声, 处理器设计高级主任工程师, 专注于高性能处理器微架构设计、性能分析优化与关键技术研究。任子木, 处理器架构高级工程师, 主导多款高性能DSP/AI处理器架构与核心模块设计。孙小明, 处理器设计资深工程师, 专注于高性能处理器微架构设计与性能分析。

• 320 __ |a 有书目 (第251-252页)

• 330 __ |a 本书基于当前主流的高性能CPU设计规格, 从宏观到微观介绍了高性能超标量CPU微架构的设计, 并做了对应的分析。主要内容包括: 业界主流高性能处理器架构及超标量流水线背景知识 (第1章); CPU前端, 包括指令提取单元、分支预测单元、指令译码单元的设计和优化, 以及指令缓存的相关设计 (第2、3章), 分支预测单元的原理, 设计和优化; 寄存器重命名与发射队列的原理和设计 (第4、5章); 执行单元与浮点运算单元的设计实现 (第6、7章); 访存单元与数据缓存设计 (第8章); 重排序缓冲的原理及设计 (第9章); Intel P6 CPU微架构设计示例 (第10章)。微架构设计对应于指令的生命周期, 为读者提供直观和清晰的视角, 便于读者对高性能CPU设计深入理解。

• 410 _0 |1 2001 |a “芯”科技前沿技术丛书

• 517 1_ |a 微架构剖析与设计 |A wei jia gou pou xi yu she ji

• 606 0_ |a 微处理器 |A wei chu li qi |x 设计

• 690 __ |a TP332 |v 5

• 701 _0 |a 李东声 |A li dong sheng |4 编著

• 801 _0 |a CN |b 湖北三新 |c 20230403

• 905 __ |a AHLSL |d TP332/769