机读格式显示(MARC)

• 000 01557nam 2200325 450

• 001 0000173363

• 005 20201112164200.0

• 010 __ |a 978-7-302-54671-9 |d CNY59.80

• 100 __ |a 20200721d2020 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 数字逻辑基础与Verilog硬件描述语言 |A shu zi luo ji ji chu yu Verilogying jian miao shu yu yan |f 王秀娟等 编著

• 205 __ |a 第2版

• 210 __ |a 北京 |c 清华大学出版社 |d 2020.8

• 215 __ |a 302页 |c 图 |d 26cm

• 225 2_ |a 高等院校信息技术规划教材 |A gao deng yuan xiao xin xi ji shu gui hua jiao cai

• 304 __ |a 题名页题: 王秀娟, 魏坚华, 贾熹滨, 张佳玥, 陈军成编著

• 320 __ |a 有书目

• 330 __ |a 全书内容分为正文和附录两大部分。正文部分的第1-3章介绍数字逻辑的理论基础, 包括数制、码制、逻辑代数基础以及硬件描述语言基础等; 第4章介绍组合电路的逻辑分析方法、常用逻辑功能电路的Verilog HDL建模方法以及典型功能模块的应用; 第5-8章在分析锁存器/触发器工作原理和逻辑特性的基础上, 介绍同步时序电路的分析方法, 分别讨论典型和一般同步时序电路的Verilog HDL建模方法, 并介绍典型同步时序模块的应用方法。附录1介绍Quartus平台的使用方法, 附录2介绍Logisim仿真平台的使用方法。

• 410 _0 |1 2001 |a 高等院校信息技术规划教材

• 606 0_ |a 数字逻辑 |A shu zi luo ji |x 高等学校 |j 教材

• 606 0_ |a 硬件描述语言 |A ying jian miao shu yu yan |x 程序设计 |x 高等学校 |j 教材

• 690 __ |a TP312 |v 5

• 701 _0 |a 王秀娟 |A wang xiu juan |4 编著

• 701 _0 |a 魏坚华 |A wei jian hua |4 编著

• 701 _0 |a 贾熹滨 |A jia xi bin |4 编著

• 801 _0 |a CN |b AHLSL |c 20200721

• 905 __ |a AHLSL |d TP312/250